F-CDM_3kV 靜電放電測(cè)試平臺(tái)
國(guó)內(nèi)首創(chuàng)半自動(dòng)測(cè)試設(shè)計(jì)
典型應(yīng)用場(chǎng)景
集成電路等器件本身由于接觸分離或者摩擦帶電，在接觸或者處理器件時(shí)會(huì)發(fā)生放電，研究表明，帶電器件模型（CDM）對(duì)器件造成的損壞遠(yuǎn)遠(yuǎn)多于 HBM 和 MM，F(xiàn)-CDM_3kV靜電放電測(cè)試平臺(tái)適用于半導(dǎo)體器件、微電子器件、厚膜器件和電阻器基片、壓電晶體的靜電放電試驗(yàn)。符合ANSI/ESDA/JEDEC JS-002-2018、AEC_Q100-011、AEC_Q101-005標(biāo)準(zhǔn)要求。
主要特點(diǎn)
1.試驗(yàn)電壓可達(dá)3kV、精度高、分辨率高、穩(wěn)定性好
2.內(nèi)置標(biāo)準(zhǔn)等級(jí)，方便型式試驗(yàn)的測(cè)試
3.全智能程控式設(shè)計(jì)，液晶顯示、操作方便
4.采用半導(dǎo)體電子開(kāi)關(guān)，壽命長(zhǎng)，性能穩(wěn)定
5.集成了高倍顯微鏡、自動(dòng)電機(jī)、CDM模塊于一體的模擬器
主要技術(shù)指標(biāo)
| 型 號(hào) | F-CDM_3kV 靜電放電測(cè)試平臺(tái) |
| 放電模式 | CDM模式 |
| 符合標(biāo)準(zhǔn) | ANSI/ESDA/JEDEC JS-002-2018 AEC_Q100-011-REV-D AEC_Q101-005-REV-A |
| 放電電容 | 6.8pF/55pF |
| 符合標(biāo)準(zhǔn) | AEC_Q100-011-REV-A/B/C/C1 AEC_Q101-005-REV-2005 ANSI/ESD S5.3.1（選配） |
| 放電電容 | 4pF/30pF（選配） |
| 放電電壓 | 100~3000V |
遠(yuǎn)方視頻號(hào)
